// Copyright (c) Huawei Technologies Co., Ltd. 2021-2022. All rights reserved.
// File name     :  hi1823e_reg_offset.h
// Project line  :  Platform And Key Technologies Development
// Department    :  CAD Development Department
// Author        :  xxx
// Version       :  1.0
// Date          :  2020/9/28
// Description   :  The description of xxx project
// Others        :  Generated automatically by nManager V5.1
// History       :  SUNYAPING 2022/09/21 14:49:24 Create file
// ******************************************************************************

#ifndef __SYSCTRL_REG_OFFSET_H__
#define __SYSCTRL_REG_OFFSET_H__

/* SYSCTRL_CFG Base address of Module's Register */
#define CSR_SYSCTRL_CFG_BASE                     (0x94010000ULL)

/******************************************************************************/
/*                      SYSCTRL_CFG Registers' Definitions                            */
/******************************************************************************/

#define CSR_SYSCTRL_CFG_SC_PLLFCTRL2_REG                    (CSR_SYSCTRL_CFG_BASE + 0x10)   /* SC_PLLFCTRL2为CDIE_CRG的PLL1控制寄存器0。建议初始化是按照2660:32‘h7824_2145 配置 */
#define CSR_SYSCTRL_CFG_SC_PLLFCTRL3_REG                    (CSR_SYSCTRL_CFG_BASE + 0x14)   /* SC_PLLFCTRL3为CDIE_CRG的PLL1控制寄存器1。 */
#define CSR_SYSCTRL_CFG_SC_PLLFCTRL4_REG                    (CSR_SYSCTRL_CFG_BASE + 0x20)   /* SC_PLLFCTRL4为CDIE_CRG的PLL2控制寄存器0。建议初始化是按照2660:32‘h7824_2145 配置 */
#define CSR_SYSCTRL_CFG_SC_PLLFCTRL5_REG                    (CSR_SYSCTRL_CFG_BASE + 0x24)   /* SC_PLLFCTRL5为CDIE_CRG的PLL2控制寄存器1。 */
#define CSR_SYSCTRL_CFG_SC_PLLFCTRL6_REG                    (CSR_SYSCTRL_CFG_BASE + 0x30)   /* SC_PLLFCTRL6为CDIE_CRG的PLL3控制寄存器0。 */
#define CSR_SYSCTRL_CFG_SC_PLLFCTRL7_REG                    (CSR_SYSCTRL_CFG_BASE + 0x34)   /* SC_PLLFCTRL7为CIDE_CRG的PLL3控制寄存器1。 */
#define CSR_SYSCTRL_CFG_SC_PLL_CLK_BYPASS0_REG              (CSR_SYSCTRL_CFG_BASE + 0xA0)   /* SC_PLL_CLK_BYPASS0为CDIE_CRG的PLL相关工作时钟选择。 */
#define CSR_SYSCTRL_CFG_SC_PLL_CLK_BYPASS1_REG              (CSR_SYSCTRL_CFG_BASE + 0xA4)   /* SC_PLL_CLK_BYPASS1为CDIE_CRG的PLL相关工作时钟选择。 */
#define CSR_SYSCTRL_CFG_SC_PLLCTRL_REG                      (CSR_SYSCTRL_CFG_BASE + 0xB0)   /* SC_PLLCTRL为PLL控制寄存器。 */
#define CSR_SYSCTRL_CFG_SC_SYSMODE_CTRL_REG                 (CSR_SYSCTRL_CFG_BASE + 0xB4)   /* SC_SYSMODE_CTRL为CDIE_CRG系统时钟工作模式控制寄存器 */
#define CSR_SYSCTRL_CFG_SC_HPM_CLK_SEL_REG                  (CSR_SYSCTRL_CFG_BASE + 0x104)  /* HPM时钟频率选择寄存器。 */
#define CSR_SYSCTRL_CFG_SC_MBIST_CPUI_CLK_SEL_REG           (CSR_SYSCTRL_CFG_BASE + 0x108)  /* CPU启动MBIST时钟选择信号 */
#define CSR_SYSCTRL_CFG_SC_TSENSORE_CLK_SEL_REG             (CSR_SYSCTRL_CFG_BASE + 0x110)  /* TSENSOR时钟频率选择寄存器。 */
#define CSR_SYSCTRL_CFG_SC_ALL_SCAN_CTRL_REG                (CSR_SYSCTRL_CFG_BASE + 0x150)  /* SC_ALL_SCAN_CTRL为ALL_SCAN模式OCC时钟关断控制寄存器。 */
#define CSR_SYSCTRL_CFG_SC_SYSSOFTRST_CTRL_REG              (CSR_SYSCTRL_CFG_BASE + 0x200)  /* SC_SYSSOFTRST_CTRL为TOTEM CRG系统软复位寄存器（无线产品应用中，请勿配置）。 */
#define CSR_SYSCTRL_CFG_SC_WDOG_RESET_CFG_REG               (CSR_SYSCTRL_CFG_BASE + 0x210)  /* 看门狗溢出复位范围控制寄存器（无线产品应用中，请勿配置）。 */
#define CSR_SYSCTRL_CFG_SC_PORN_ENABLE_REG                  (CSR_SYSCTRL_CFG_BASE + 0x220)  /* 按键复位区分上电非上电选择 */
#define CSR_SYSCTRL_CFG_SC_DDR_CLK_EN_REG                   (CSR_SYSCTRL_CFG_BASE + 0x338)  /* SC_DDR_CLK_EN为DDR的时钟使能寄存器 */
#define CSR_SYSCTRL_CFG_SC_DDR_CLK_DIS_REG                  (CSR_SYSCTRL_CFG_BASE + 0x33C)  /* SC_DDR_CLK_DIS为L3D的时钟禁止寄存器 */
#define CSR_SYSCTRL_CFG_SC_DDR_EXMBITST_CLK_EN_REG          (CSR_SYSCTRL_CFG_BASE + 0x340)  /* SC_DDR_EXMBITST_CLK_EN为DDR_EXMBITST的时钟使能寄存器 */
#define CSR_SYSCTRL_CFG_SC_DDR_EXMBITST_CLK_DIS_REG         (CSR_SYSCTRL_CFG_BASE + 0x344)  /* SC_DDR_EXMBITST_CLK_DIS为DDR_EXMBITST的时钟禁止寄存器 */
#define CSR_SYSCTRL_CFG_SC_HHA_CLK_EN_REG                   (CSR_SYSCTRL_CFG_BASE + 0x350)  /* SC_HHA_CLK_EN表示HHA逻辑时钟使能配置寄存器 */
#define CSR_SYSCTRL_CFG_SC_HHA_CLK_DIS_REG                  (CSR_SYSCTRL_CFG_BASE + 0x354)  /* SC_HHA_CLK_DIS表示HHA逻辑时钟禁止使能配置寄存器 */
#define CSR_SYSCTRL_CFG_SC_SLLC_CLK_EN_REG                  (CSR_SYSCTRL_CFG_BASE + 0x400)  /* SC_SLLC_CLK_EN表示SLLC逻辑时钟使能配置寄存器 */
#define CSR_SYSCTRL_CFG_SC_SLLC_CLK_DIS_REG                 (CSR_SYSCTRL_CFG_BASE + 0x404)  /* SC_SLLC_CLK_DIS表示SLLC逻辑时钟禁止寄存器 */
#define CSR_SYSCTRL_CFG_SC_SIOE_RX_CLK_EN_REG               (CSR_SYSCTRL_CFG_BASE + 0x408)  /* SC_sioe_RX_CLK_EN表示sioe_RX逻辑时钟使能配置寄存器 */
#define CSR_SYSCTRL_CFG_SC_SIOE_RX_CLK_DIS_REG              (CSR_SYSCTRL_CFG_BASE + 0x40C)  /* SC_sioe_RX_CLK_DIS表示sioe_RX逻辑时钟禁止寄存器 */
#define CSR_SYSCTRL_CFG_SC_SIOE_CLK_EN_REG                  (CSR_SYSCTRL_CFG_BASE + 0x410)  /* SC_SIOE_CLK_EN表示SSIOE逻辑时钟使能配置寄存器 */
#define CSR_SYSCTRL_CFG_SC_SIOE_CLK_DIS_REG                 (CSR_SYSCTRL_CFG_BASE + 0x414)  /* SC_SIOE_CLK_DIS表示SLLC逻辑时钟禁止寄存器 */
#define CSR_SYSCTRL_CFG_SC_SIOE_TX_CLK_EN_REG               (CSR_SYSCTRL_CFG_BASE + 0x418)  /* SC_SIOE_TX_CLK_EN表示SIOE_TX逻辑时钟使能配置寄存器 */
#define CSR_SYSCTRL_CFG_SC_SIOE_TX_CLK_DIS_REG              (CSR_SYSCTRL_CFG_BASE + 0x41C)  /* SC_SIOE_TX_CLK_DIS表示SIOE_TX逻辑时钟禁止寄存器 */
#define CSR_SYSCTRL_CFG_SC_PROBE_CLK_EN_REG                 (CSR_SYSCTRL_CFG_BASE + 0x480)  /* PROBE时钟使能寄存器 */
#define CSR_SYSCTRL_CFG_SC_PROBE_CLK_DIS_REG                (CSR_SYSCTRL_CFG_BASE + 0x484)  /* PROBE时钟禁止寄存器 */
#define CSR_SYSCTRL_CFG_SC_REF_CLK_EN_REG                   (CSR_SYSCTRL_CFG_BASE + 0x600)  /* SC_REF_CLK_EN是clk_ref的时钟使能寄存器。 */
#define CSR_SYSCTRL_CFG_SC_REF_CLK_DIS_REG                  (CSR_SYSCTRL_CFG_BASE + 0x604)  /* SC_REF_CLK_DIS是clk_ref时钟禁止寄存器。 */
#define CSR_SYSCTRL_CFG_SC_GPIO_CLK_EN_REG                  (CSR_SYSCTRL_CFG_BASE + 0x608)  /* SC_GPIO_CLK_EN是clk_gpio_db的时钟使能寄存器。 */
#define CSR_SYSCTRL_CFG_SC_GPIO_CLK_DIS_REG                 (CSR_SYSCTRL_CFG_BASE + 0x60C)  /* SC_GPIO_CLK_DIS是clk_gpio_db时钟禁止寄存器。 */
#define CSR_SYSCTRL_CFG_SC_DJTAG_CLK_EN_REG                 (CSR_SYSCTRL_CFG_BASE + 0x618)  /* SC_DJTAG_CLKEN表示DJTAG逻辑时钟使能配置寄存器 */
#define CSR_SYSCTRL_CFG_SC_DJTAG_CLK_DIS_REG                (CSR_SYSCTRL_CFG_BASE + 0x61C)  /* SC_DJTAG_CLK_DIS表示DJTAG逻辑时钟禁止寄存器 */
#define CSR_SYSCTRL_CFG_SC_FUNC_MBIST_CLK_EN_REG            (CSR_SYSCTRL_CFG_BASE + 0x620)  /* FUNC_MBIST时钟使能寄存器 */
#define CSR_SYSCTRL_CFG_SC_FUNC_MBIST_CLK_DIS_REG           (CSR_SYSCTRL_CFG_BASE + 0x624)  /* FUNC_MBIST时钟禁止寄存器 */
#define CSR_SYSCTRL_CFG_SC_HPM_CLK_EN_REG                   (CSR_SYSCTRL_CFG_BASE + 0x628)  /* SC_HPM_CLK_EN是HPM的时钟使能寄存器。 */
#define CSR_SYSCTRL_CFG_SC_HPM_CLK_DIS_REG                  (CSR_SYSCTRL_CFG_BASE + 0x62C)  /* SC_HPM_CLK_DIS是HPM时钟禁止寄存器。 */
#define CSR_SYSCTRL_CFG_SC_SYSCNT_CLK_EN_REG                (CSR_SYSCTRL_CFG_BASE + 0x630)  /* SC_SYSCNT_CLK_EN是clk_syscnt的时钟使能寄存器。 */
#define CSR_SYSCTRL_CFG_SC_SYSCNT_CLK_DIS_REG               (CSR_SYSCTRL_CFG_BASE + 0x634)  /* SC_SYSCNT_CLK_DIS是clk_syscnt时钟禁止寄存器。 */
#define CSR_SYSCTRL_CFG_SC_ULTRASOC_CLK_EN_REG              (CSR_SYSCTRL_CFG_BASE + 0x640)  /* SC_ULTRASOC_CLK_EN是ULTRASOC的时钟使能寄存器。 */
#define CSR_SYSCTRL_CFG_SC_ULTRASOC_CLK_DIS_REG             (CSR_SYSCTRL_CFG_BASE + 0x644)  /* SC_ULTRASOC_CLK_DIS是ULTRASOC时钟禁止寄存器。 */
#define CSR_SYSCTRL_CFG_SC_DCIP_CLK_EN_REG                  (CSR_SYSCTRL_CFG_BASE + 0x650)  /* SC_DCIP_CLK_EN的时钟使能寄存器。（Hi1620s禁止使用） */
#define CSR_SYSCTRL_CFG_SC_DCIP_CLK_DIS_REG                 (CSR_SYSCTRL_CFG_BASE + 0x654)  /* SC_DCIP_CLK_DIS是DCIP时钟禁止寄存器。（Hi1620s禁止使用） */
#define CSR_SYSCTRL_CFG_SC_HHA_MBIST_CLK_EN_REG             (CSR_SYSCTRL_CFG_BASE + 0x680)  /* HHA mbsit时钟使能寄存器 */
#define CSR_SYSCTRL_CFG_SC_HHA_MBIST_CLK_DIS_REG            (CSR_SYSCTRL_CFG_BASE + 0x684)  /* HHA mbsit时钟禁止寄存器 */
#define CSR_SYSCTRL_CFG_SC_DDRC_RESET_REQ_REG               (CSR_SYSCTRL_CFG_BASE + 0xA28)  /* SC_DDRC_RESET_REQ为CDIE内DDRC软复位请求控制寄存器 */
#define CSR_SYSCTRL_CFG_SC_DDRC_RESET_DREQ_REG              (CSR_SYSCTRL_CFG_BASE + 0xA2C)  /* SC_DDRC_RESET_DREQ为CDIE内DDRC软复位去请求控制寄存器 */
#define CSR_SYSCTRL_CFG_SC_DDRC_EXMBIST_RESET_REQ_REG       (CSR_SYSCTRL_CFG_BASE + 0xA30)  /* SC_DDRC_exmbist_RESET_REQ为CDIE内DDRC_exmbist软复位请求控制寄存器 */
#define CSR_SYSCTRL_CFG_SC_DDRC_EXMBIST_RESET_DREQ_REG      (CSR_SYSCTRL_CFG_BASE + 0xA34)  /* SC_ddrc_exmbist_RESET_DREQ为CDIE内ddrc_exmbist软复位去请求控制寄存器 */
#define CSR_SYSCTRL_CFG_SC_HHA_RESET_REQ_REG                (CSR_SYSCTRL_CFG_BASE + 0xA40)  /* SC_HHA_RESET_REQ为HHA软复位请求控制寄存器 */
#define CSR_SYSCTRL_CFG_SC_HHA_RESET_DREQ_REG               (CSR_SYSCTRL_CFG_BASE + 0xA44)  /* SC_HHA_RESET_DREQ为HHA软复位去请求控制寄存器 */
#define CSR_SYSCTRL_CFG_SC_SLLC_RESET_REQ_REG               (CSR_SYSCTRL_CFG_BASE + 0xB00)  /* SC_SLLC_RESET_REQ表示SLLC的软复位请求控制寄存器 */
#define CSR_SYSCTRL_CFG_SC_SLLC_RESET_DREQ_REG              (CSR_SYSCTRL_CFG_BASE + 0xB04)  /* SC_SLLC_RESET_DREQ表示SLLC的软复位去请求控制寄存器 */
#define CSR_SYSCTRL_CFG_SC_SLLC_SIOE0_RX_RESET_REQ_REG      (CSR_SYSCTRL_CFG_BASE + 0xB10)  /* SLLC SIOE0 RX通道软复位请求控制寄存器 */
#define CSR_SYSCTRL_CFG_SC_SLLC_SIOE0_RX_RESET_DREQ_REG     (CSR_SYSCTRL_CFG_BASE + 0xB14)  /* SLLC SIOE0 RX通道软复位请求控制寄存器 */
#define CSR_SYSCTRL_CFG_SC_SLLC_SIOE1_RX_RESET_REQ_REG      (CSR_SYSCTRL_CFG_BASE + 0xB18)  /* SLLC SIOE1 RX通道软复位请求控制寄存器 */
#define CSR_SYSCTRL_CFG_SC_SLLC_SIOE1_RX_RESET_DREQ_REG     (CSR_SYSCTRL_CFG_BASE + 0xB1C)  /* SLLC SIOE1 RX通道软复位请求控制寄存器 */
#define CSR_SYSCTRL_CFG_SC_SLLC_SIOE2_RX_RESET_REQ_REG      (CSR_SYSCTRL_CFG_BASE + 0xB20)  /* SLLC SIOE2 RX通道软复位请求控制寄存器 */
#define CSR_SYSCTRL_CFG_SC_SLLC_SIOE2_RX_RESET_DREQ_REG     (CSR_SYSCTRL_CFG_BASE + 0xB24)  /* SLLC SIOE2 RX通道软复位请求控制寄存器 */
#define CSR_SYSCTRL_CFG_SC_SLLC_SIOE3_RX_RESET_REQ_REG      (CSR_SYSCTRL_CFG_BASE + 0xB28)  /* SLLC SIOE3 RX通道软复位请求控制寄存器 */
#define CSR_SYSCTRL_CFG_SC_SLLC_SIOE3_RX_RESET_DREQ_REG     (CSR_SYSCTRL_CFG_BASE + 0xB2C)  /* SLLC SIOE3 RX通道软复位请求控制寄存器 */
#define CSR_SYSCTRL_CFG_SC_SIOE_RESET_REQ_REG               (CSR_SYSCTRL_CFG_BASE + 0xB30)  /* SC_SIOE_RESET_REQ表示SIOE的软复位请求控制寄存器 */
#define CSR_SYSCTRL_CFG_SC_SIOE_RESET_DREQ_REG              (CSR_SYSCTRL_CFG_BASE + 0xB34)  /* SC_SIOE_RESET_DREQ表示SIOE的软复位去请求控制寄存器 */
#define CSR_SYSCTRL_CFG_SC_SIOE_TX_RESET_REQ_REG            (CSR_SYSCTRL_CFG_BASE + 0xB38)  /* SC_SIOE_TX_RESET_REQ表示SIOE_TX的软复位请求控制寄存器 */
#define CSR_SYSCTRL_CFG_SC_SIOE_TX_RESET_DREQ_REG           (CSR_SYSCTRL_CFG_BASE + 0xB3C)  /* SC_SIOE_TX_RESET_DREQ表示SIOE_TX的软复位去请求控制寄存器 */
#define CSR_SYSCTRL_CFG_SC_SLLC_SIOE_REGS_RESET_REQ_REG     (CSR_SYSCTRL_CFG_BASE + 0xB40)  /* SLLC_SIOE_REGS软复位请求控制寄存器 */
#define CSR_SYSCTRL_CFG_SC_SLLC_SIOE_REGS_RESET_DREQ_REG    (CSR_SYSCTRL_CFG_BASE + 0xB44)  /* SLLC_SIOE_REGS'的软复位去请求控制寄存器 */
#define CSR_SYSCTRL_CFG_SC_REQ_PHY_RESET_REQ_REG            (CSR_SYSCTRL_CFG_BASE + 0xB48)  /* DDR PHY软复位请求控制寄存器 */
#define CSR_SYSCTRL_CFG_SC_REQ_PHY_REGS_RESET_DREQ_REG      (CSR_SYSCTRL_CFG_BASE + 0xB4C)  /* DDR PHY的软复位去请求控制寄存器 */
#define CSR_SYSCTRL_CFG_SC_ULTRASOC_RESET_REQ_REG           (CSR_SYSCTRL_CFG_BASE + 0xB50)  /* ULTRASOC软复位请求控制寄存器 */
#define CSR_SYSCTRL_CFG_SC_ULTRASOC__REGS_RESET_DREQ_REG    (CSR_SYSCTRL_CFG_BASE + 0xB54)  /* ULTRASOC的软复位去请求控制寄存器 */
#define CSR_SYSCTRL_CFG_SC_STATUS_RESET_REQ_REG             (CSR_SYSCTRL_CFG_BASE + 0xC50)  /* STATUS软复位请求信号(CPU外所有ras软复位请求）。 */
#define CSR_SYSCTRL_CFG_SC_STATUS_RESET_DREQ_REG            (CSR_SYSCTRL_CFG_BASE + 0xC54)  /* STATUS软复位去请求信号。 */
#define CSR_SYSCTRL_CFG_SC_DCIP_RESET_REQ_REG               (CSR_SYSCTRL_CFG_BASE + 0xC60)  /* DCIPS软复位请求信号。（Hi1620s禁止使用） */
#define CSR_SYSCTRL_CFG_SC_DCIP_RESET_DREQ_REG              (CSR_SYSCTRL_CFG_BASE + 0xC64)  /* DCIP软复位去请求信号。（Hi1620s禁止使用） */
#define CSR_SYSCTRL_CFG_SC_DJTAG_RESET_REQ_REG              (CSR_SYSCTRL_CFG_BASE + 0xD18)  /* SC_DJTAG_SRST_REQ表示DJTAG逻辑复位请求寄存器 */
#define CSR_SYSCTRL_CFG_SC_DJTAG_RESET_DREQ_REG             (CSR_SYSCTRL_CFG_BASE + 0xD1C)  /* SC_DJTAG_SRST_DREQ表示DJTAG逻辑复位去请求寄存器 */
#define CSR_SYSCTRL_CFG_SC_FUNC_MBIST_RESET_REQ_REG         (CSR_SYSCTRL_CFG_BASE + 0xD20)  /* SC_FUNC_MBIST_RESET_REQ表示对当前FUNC_MBIST的RST_REQ信号的配置。 */
#define CSR_SYSCTRL_CFG_SC_FUNC_MBIST_RESET_DREQ_REG        (CSR_SYSCTRL_CFG_BASE + 0xD24)  /* SC_FUNC_MBIST_RESET_DEREQ表示对当前FUNC_MBIST的RST_REQ信号的去复位。 */
#define CSR_SYSCTRL_CFG_SC_HPM_RESET_REQ_REG                (CSR_SYSCTRL_CFG_BASE + 0xD28)  /* SC_HPM_SRST_REQ表示DJTAG逻辑复位请求寄存器 */
#define CSR_SYSCTRL_CFG_SC_HPM_RESET_DREQ_REG               (CSR_SYSCTRL_CFG_BASE + 0xD2C)  /* SC_HPM_SRST_DREQ表示HPM逻辑复位去请求寄存器 */
#define CSR_SYSCTRL_CFG_SC_SYSCNT_RESET_REQ_REG             (CSR_SYSCTRL_CFG_BASE + 0xD30)  /* SC_SYSCNT_SRST_REQ表示SYSCNT逻辑复位请求寄存器 */
#define CSR_SYSCTRL_CFG_SC_SYSCNT_RESET_DREQ_REG            (CSR_SYSCTRL_CFG_BASE + 0xD34)  /* SC_SYSCNT_SRST_DREQ表示SYSCNT逻辑复位去请求寄存器 */
#define CSR_SYSCTRL_CFG_SC_HHA_MBIST_RESET_REQ_REG          (CSR_SYSCTRL_CFG_BASE + 0xD80)  /* SC_HHA_MBIST_SRST_REQ表示逻辑复位请求寄存器 */
#define CSR_SYSCTRL_CFG_SC_HHA_MBIST_RESET_DREQ_REG         (CSR_SYSCTRL_CFG_BASE + 0xD84)  /* SC_HHA_MBISST_SRST_DREQ表示逻辑复位去请求寄存器 */
#define CSR_SYSCTRL_CFG_SC_SYSCNT_CLK_SEL_REG               (CSR_SYSCTRL_CFG_BASE + 0x2008) /* SYSCNT时钟选择寄存器。 */
#define CSR_SYSCTRL_CFG_SC_SIOE_IO_MIRROR_CFG_REG           (CSR_SYSCTRL_CFG_BASE + 0x2300) /* SIOE MIRROR配置寄存器 */
#define CSR_SYSCTRL_CFG_SC_DS3_CTRL_UP_REG                  (CSR_SYSCTRL_CFG_BASE + 0x2400) /* PAD DS3控制寄存器0 */
#define CSR_SYSCTRL_CFG_SC_DS3_CTRL_DOWN_REG                (CSR_SYSCTRL_CFG_BASE + 0x2404) /* PAD DS3控制寄存器1 */
#define CSR_SYSCTRL_CFG_SC_TSENSOR1_ALARM_REG               (CSR_SYSCTRL_CFG_BASE + 0x20C0) /* 片上温度传感器温度门限配置寄存器 */
#define CSR_SYSCTRL_CFG_SC_TSENSOR1_SAMPLE_NUM_REG          (CSR_SYSCTRL_CFG_BASE + 0x20C4) /* 硬件连读Tsensor温度值后取平均的配置寄存器（禁止配置为0x0和0x1） */
#define CSR_SYSCTRL_CFG_SC_TSENSOR1_CTRL_REG                (CSR_SYSCTRL_CFG_BASE + 0x20D0) /* 片上温度传感器Tsensor0工作参数配置。 */
#define CSR_SYSCTRL_CFG_SC_TSENSOR1_VCALIB_REG              (CSR_SYSCTRL_CFG_BASE + 0x20D4) /* Tsensor0配置寄存器 */
#define CSR_SYSCTRL_CFG_SC_DCIP_CORE_CTRL1_REG              (CSR_SYSCTRL_CFG_BASE + 0x20E0) /* HIDCIP CORE控制寄存器1（Hi1620s禁止使用） */
#define CSR_SYSCTRL_CFG_SC_DCIP_CORE_CTRL2_REG              (CSR_SYSCTRL_CFG_BASE + 0x20E4) /* HIDCIP CORE控制寄存器2（Hi1620s禁止使用） */
#define CSR_SYSCTRL_CFG_SC_DCIP_BIST_CTRL_REG               (CSR_SYSCTRL_CFG_BASE + 0x20E8) /* HIDCIP BIST控制寄存器（Hi1620s禁止使用） */
#define CSR_SYSCTRL_CFG_SC_RCD_DRV_REG                      (CSR_SYSCTRL_CFG_BASE + 0x20F0) /* 0.8V CML信号输出驱动电流能力控制信号 */
#define CSR_SYSCTRL_CFG_SC_RCD_SEL_REG                      (CSR_SYSCTRL_CFG_BASE + 0x20F4) /* 0.8V CML信号输出驱动电流能力控制信号 */
#define CSR_SYSCTRL_CFG_SC_DBGACK_CTRL_REG                  (CSR_SYSCTRL_CFG_BASE + 0x20FC) /* DBGACK 控制寄存器 */
#define CSR_SYSCTRL_CFG_SC_DDRC_ENABLE_REG                  (CSR_SYSCTRL_CFG_BASE + 0x2100) /* DDRC使用情况指示寄存器 */
#define CSR_SYSCTRL_CFG_SC_MBIST_CPUI_ENABLE_REG            (CSR_SYSCTRL_CFG_BASE + 0x3500) /* CPU启动MBIST选择信号；芯片电路测试使用。 */
#define CSR_SYSCTRL_CFG_SC_MBIST_CPUI_DATAIN_REG            (CSR_SYSCTRL_CFG_BASE + 0x3504) /* CPU启动MBIST，TMB电路数据和指令输入接口寄存器 */
#define CSR_SYSCTRL_CFG_SC_MBIST_CPUI_WRITE_EN_REG          (CSR_SYSCTRL_CFG_BASE + 0x3508) /* DFT MBIST模式下TMB电路CPU2TAP接口配置寄存器；芯片电路测试使用。 */
#define CSR_SYSCTRL_CFG_SC_MBIST_CPUI_SMS_FUNC_RESET_REG    (CSR_SYSCTRL_CFG_BASE + 0x350C) /* CPU启动MBIST复位信号 */
#define CSR_SYSCTRL_CFG_SC_MBIST_CPUI_FUNC_RESET_REG        (CSR_SYSCTRL_CFG_BASE + 0x3510) /* CPU启动MBIST请求信号 */
#define CSR_SYSCTRL_CFG_SC_PLL_SRC_INT_REG                  (CSR_SYSCTRL_CFG_BASE + 0x4000) /* PLL中断源寄存器 */
#define CSR_SYSCTRL_CFG_SC_PLL_INT_MASK_REG                 (CSR_SYSCTRL_CFG_BASE + 0x4004) /* PLL中断屏蔽寄存器 */
#define CSR_SYSCTRL_CFG_SC_DJTAG_SRC_INT_REG                (CSR_SYSCTRL_CFG_BASE + 0x4008) /* DJTAG中断源寄存器 */
#define CSR_SYSCTRL_CFG_SC_DJTAG_INT_MASK_REG               (CSR_SYSCTRL_CFG_BASE + 0x400C) /* DJTAG中断屏蔽寄存器 */
#define CSR_SYSCTRL_CFG_SC_TSENSOR1_INT_REG                 (CSR_SYSCTRL_CFG_BASE + 0x4010) /* TSENSOR中断源寄存器 */
#define CSR_SYSCTRL_CFG_SC_TSENSOR1_INT_MASK_REG            (CSR_SYSCTRL_CFG_BASE + 0x4014) /* TSENSOR中断屏蔽寄存器 */
#define CSR_SYSCTRL_CFG_SC_XTAL_CTRL_REG                    (CSR_SYSCTRL_CFG_BASE + 0x4104) /* 晶振控制寄存器 */
#define CSR_SYSCTRL_CFG_SC_ITCR_REG                         (CSR_SYSCTRL_CFG_BASE + 0x4108) /* 状态机测试使能寄存器 */
#define CSR_SYSCTRL_CFG_SC_ITIR0_REG                        (CSR_SYSCTRL_CFG_BASE + 0x410C) /* 测试模式输入控制寄存器 */
#define CSR_SYSCTRL_CFG_SC_ITOR_REG                         (CSR_SYSCTRL_CFG_BASE + 0x4110) /* 测试模式输出控制寄存器 */
#define CSR_SYSCTRL_CFG_SC_CNT_DATA_CFG_REG                 (CSR_SYSCTRL_CFG_BASE + 0x4114) /* PLL切换COUNTER的初始值配置寄存器 */
#define CSR_SYSCTRL_CFG_SC_CNT_STEP_RSV_CFG_REG             (CSR_SYSCTRL_CFG_BASE + 0x4118) /* PLL切换COUNTER的递增配置寄存器 */
#define CSR_SYSCTRL_CFG_SC_CNT_CTRL_REG                     (CSR_SYSCTRL_CFG_BASE + 0x411C) /* CNT配置寄存器 */
#define CSR_SYSCTRL_CFG_SC_IM_CTRL_REG                      (CSR_SYSCTRL_CFG_BASE + 0x4120) /* Intterrupt模式控制寄存器 */
#define CSR_SYSCTRL_CFG_SC_IM_STAT_REG                      (CSR_SYSCTRL_CFG_BASE + 0x4124) /* Intterrupt模式状态寄存器 */
#define CSR_SYSCTRL_CFG_SC_PROBE_SYSTEM_COUNTER_VALUE_REG   (CSR_SYSCTRL_CFG_BASE + 0x4580) /* System Counter的DFX寄存器，可产生System Counter脉冲，用于多片间计数值的比对。 */
#define CSR_SYSCTRL_CFG_SC_PROBE_SYSTEM_COUNTER_EN_REG      (CSR_SYSCTRL_CFG_BASE + 0x4584) /* System Counter的DFX寄存器，用于打开多片间计数值的比对功能。 */
#define CSR_SYSCTRL_CFG_SC_BROADCAST_DIE0_ADDR0_REG         (CSR_SYSCTRL_CFG_BASE + 0x4600) /* SC_BROADCAST_DIE0_ADDR0表示CPU CORE EVENT广播到DIE0的地址配置 */
#define CSR_SYSCTRL_CFG_SC_BROADCAST_DIE0_ADDR1_REG         (CSR_SYSCTRL_CFG_BASE + 0x4604) /* SC_BROADCAST_DIE0_ADDR1表示CPU CORE EVENT广播到DIE0的地址配置 */
#define CSR_SYSCTRL_CFG_SC_BROADCAST_DIE1_ADDR0_REG         (CSR_SYSCTRL_CFG_BASE + 0x4610) /* SC_BROADCAST_DIE1_ADDR0表示CPU CORE EVENT广播到DIE1的地址配置 */
#define CSR_SYSCTRL_CFG_SC_BROADCAST_DIE1_ADDR1_REG         (CSR_SYSCTRL_CFG_BASE + 0x4614) /* SC_BROADCAST_DIE1_ADDR1表示CPU CORE EVENT广播到DIE1的地址配置 */
#define CSR_SYSCTRL_CFG_SC_BROADCAST_DIE2_ADDR0_REG         (CSR_SYSCTRL_CFG_BASE + 0x4620) /* SC_BROADCAST_DIE2_ADDR0表示CPU CORE EVENT广播到DIE2的地址配置 */
#define CSR_SYSCTRL_CFG_SC_BROADCAST_DIE2_ADDR1_REG         (CSR_SYSCTRL_CFG_BASE + 0x4624) /* SC_BROADCAST_DIE2_ADDR1表示CPU CORE EVENT广播到DIE2的地址配置 */
#define CSR_SYSCTRL_CFG_SC_BROADCAST_DIE3_ADDR0_REG         (CSR_SYSCTRL_CFG_BASE + 0x4630) /* SC_BROADCAST_DIE3_ADDR0表示CPU CORE EVENT广播到DIE3的地址配置 */
#define CSR_SYSCTRL_CFG_SC_BROADCAST_DIE3_ADDR1_REG         (CSR_SYSCTRL_CFG_BASE + 0x4634) /* SC_BROADCAST_DIE3_ADDR1表示CPU CORE EVENT广播到DIE3的地址配置 */
#define CSR_SYSCTRL_CFG_SC_BROADCAST_DIE4_ADDR0_REG         (CSR_SYSCTRL_CFG_BASE + 0x4640) /* SC_BROADCAST_DIE4_ADDR0表示CPU CORE EVENT广播到DIE4的地址配置 */
#define CSR_SYSCTRL_CFG_SC_BROADCAST_DIE4_ADDR1_REG         (CSR_SYSCTRL_CFG_BASE + 0x4644) /* SC_BROADCAST_DIE4_ADDR1表示CPU CORE EVENT广播到DIE4的地址配置 */
#define CSR_SYSCTRL_CFG_SC_BROADCAST_DIE5_ADDR0_REG         (CSR_SYSCTRL_CFG_BASE + 0x4650) /* SC_BROADCAST_DIE5_ADDR0表示CPU CORE EVENT广播到DIE5的地址配置 */
#define CSR_SYSCTRL_CFG_SC_BROADCAST_DIE5_ADDR1_REG         (CSR_SYSCTRL_CFG_BASE + 0x4654) /* SC_BROADCAST_DIE5_ADDR1表示CPU CORE EVENT广播到DIE5的地址配置 */
#define CSR_SYSCTRL_CFG_SC_BROADCAST_DIE6_ADDR0_REG         (CSR_SYSCTRL_CFG_BASE + 0x4660) /* SC_BROADCAST_DIE6_ADDR0表示CPU CORE EVENT广播到DIE6的地址配置 */
#define CSR_SYSCTRL_CFG_SC_BROADCAST_DIE6_ADDR1_REG         (CSR_SYSCTRL_CFG_BASE + 0x4664) /* SC_BROADCAST_DIE6_ADDR1表示CPU CORE EVENT广播到DIE6的地址配置 */
#define CSR_SYSCTRL_CFG_SC_BROADCAST_DIE7_ADDR0_REG         (CSR_SYSCTRL_CFG_BASE + 0x4670) /* SC_BROADCAST_DIE7_ADDR0表示CPU CORE EVENT广播到DIE7的地址配置 */
#define CSR_SYSCTRL_CFG_SC_BROADCAST_DIE7_ADDR1_REG         (CSR_SYSCTRL_CFG_BASE + 0x4674) /* SC_BROADCAST_DIE7_ADDR1表示CPU CORE EVENT广播到DIE7的地址配置 */
#define CSR_SYSCTRL_CFG_SC_BROADCAST_DIE8_ADDR0_REG         (CSR_SYSCTRL_CFG_BASE + 0x4680) /* SC_BROADCAST_DIE8_ADDR0表示CPU CORE EVENT广播到DIE8的地址配置 */
#define CSR_SYSCTRL_CFG_SC_BROADCAST_DIE8_ADDR1_REG         (CSR_SYSCTRL_CFG_BASE + 0x4684) /* SC_BROADCAST_DIE8_ADDR1表示CPU CORE EVENT广播到DIE8的地址配置 */
#define CSR_SYSCTRL_CFG_SC_BROADCAST_DIE9_ADDR0_REG         (CSR_SYSCTRL_CFG_BASE + 0x4690) /* SC_BROADCAST_DIE9_ADDR0表示CPU CORE EVENT广播到DIE9的地址配置 */
#define CSR_SYSCTRL_CFG_SC_BROADCAST_DIE9_ADDR1_REG         (CSR_SYSCTRL_CFG_BASE + 0x4694) /* SC_BROADCAST_DIE9_ADDR1表示CPU CORE EVENT广播到DIE9的地址配置 */
#define CSR_SYSCTRL_CFG_SC_BROADCAST_DIE10_ADDR0_REG        (CSR_SYSCTRL_CFG_BASE + 0x46A0) /* SC_BROADCAST_DIE10_ADDR0表示CPU CORE EVENT广播到DIE10的地址配置 */
#define CSR_SYSCTRL_CFG_SC_BROADCAST_DIE10_ADDR1_REG        (CSR_SYSCTRL_CFG_BASE + 0x46A4) /* SC_BROADCAST_DIE10_ADDR1表示CPU CORE EVENT广播到DIE10的地址配置 */
#define CSR_SYSCTRL_CFG_SC_BROADCAST_DIE11_ADDR0_REG        (CSR_SYSCTRL_CFG_BASE + 0x46B0) /* SC_BROADCAST_DIE11_ADDR0表示CPU CORE EVENT广播到DIE11的地址配置 */
#define CSR_SYSCTRL_CFG_SC_BROADCAST_DIE11_ADDR1_REG        (CSR_SYSCTRL_CFG_BASE + 0x46B4) /* SC_BROADCAST_DIE11_ADDR1表示CPU CORE EVENT广播到DIE11的地址配置 */
#define CSR_SYSCTRL_CFG_SC_BROADCAST_DIE12_ADDR0_REG        (CSR_SYSCTRL_CFG_BASE + 0x46C0) /* SC_BROADCAST_DIE12_ADDR0表示CPU CORE EVENT广播到DIE12的地址配置 */
#define CSR_SYSCTRL_CFG_SC_BROADCAST_DIE12_ADDR1_REG        (CSR_SYSCTRL_CFG_BASE + 0x46C4) /* SC_BROADCAST_DIE12_ADDR1表示CPU CORE EVENT广播到DIE12的地址配置 */
#define CSR_SYSCTRL_CFG_SC_BROADCAST_DIE13_ADDR0_REG        (CSR_SYSCTRL_CFG_BASE + 0x46D0) /* SC_BROADCAST_DIE13_ADDR0表示CPU CORE EVENT广播到DIE13的地址配置 */
#define CSR_SYSCTRL_CFG_SC_BROADCAST_DIE13_ADDR1_REG        (CSR_SYSCTRL_CFG_BASE + 0x46D4) /* SC_BROADCAST_DIE13_ADDR1表示CPU CORE EVENT广播到DIE13的地址配置 */
#define CSR_SYSCTRL_CFG_SC_BROADCAST_DIE14_ADDR0_REG        (CSR_SYSCTRL_CFG_BASE + 0x46E0) /* SC_BROADCAST_DIE14_ADDR0表示CPU CORE EVENT广播到DIE14的地址配置 */
#define CSR_SYSCTRL_CFG_SC_BROADCAST_DIE14_ADDR1_REG        (CSR_SYSCTRL_CFG_BASE + 0x46E4) /* SC_BROADCAST_DIE14_ADDR1表示CPU CORE EVENT广播到DIE14的地址配置 */
#define CSR_SYSCTRL_CFG_SC_BROADCAST_DIE15_ADDR0_REG        (CSR_SYSCTRL_CFG_BASE + 0x46F0) /* SC_BROADCAST_DIE15_ADDR0表示CPU CORE EVENT广播到DIE15的地址配置 */
#define CSR_SYSCTRL_CFG_SC_BROADCAST_DIE15_ADDR1_REG        (CSR_SYSCTRL_CFG_BASE + 0x46F4) /* SC_BROADCAST_DIE15_ADDR1表示CPU CORE EVENT广播到DIE15的地址配置 */
#define CSR_SYSCTRL_CFG_SC_BROADCAST_EN_REG                 (CSR_SYSCTRL_CFG_BASE + 0x4700) /* SC_BROADCAST_EN表示CPU CORE EVENT_EN的broadcast使能 */
#define CSR_SYSCTRL_CFG_SC_RECEIVE_BROADCAST_EVENT_REG      (CSR_SYSCTRL_CFG_BASE + 0x4710) /* SC_RECEIVE_BROADCAST表示SYSCTRL接收来自其他CPU CORE的 EVENT广播 */
#define CSR_SYSCTRL_CFG_SC_POE_EVENT_EN_REG                 (CSR_SYSCTRL_CFG_BASE + 0x4720) /* POE的Event选择使能 */
#define CSR_SYSCTRL_CFG_SC_PLL_LOCK_STATUS_REG              (CSR_SYSCTRL_CFG_BASE + 0x5000) /* PLL锁定状态寄存器。 */
#define CSR_SYSCTRL_CFG_SC_PLLCTRL_ST_REG                   (CSR_SYSCTRL_CFG_BASE + 0x5004) /* SC_PLLCTRL_ST为PLL状态寄存器。 */
#define CSR_SYSCTRL_CFG_SC_SYSMODE_STATUS_REG               (CSR_SYSCTRL_CFG_BASE + 0x50B4) /* SC_CTRL为系统时钟工作状态寄存器 */
#define CSR_SYSCTRL_CFG_SC_DDRC_WARM_RST_ACKED_REG          (CSR_SYSCTRL_CFG_BASE + 0x5200) /* SC_DDRC_WARM_RST_ACKED表示CRG检测到非上电的系统复位的warn_rst_req请求的DDRC握手信号 */
#define CSR_SYSCTRL_CFG_SC_DDR_CLK_ST_REG                   (CSR_SYSCTRL_CFG_BASE + 0x5338) /* SC_DDR_CLK_ST为DDR的时钟状态寄存器 */
#define CSR_SYSCTRL_CFG_SC_DDR_EXMBIST_CLK_ST_REG           (CSR_SYSCTRL_CFG_BASE + 0x5340) /* SC_DDR_EXMBIST_CLK_ST为DDR_EXMBIST的时钟状态寄存器 */
#define CSR_SYSCTRL_CFG_SC_HHA_CLK_ST_REG                   (CSR_SYSCTRL_CFG_BASE + 0x5350) /* SC_HHA_CLK_ST表示HHA逻辑时钟状态 */
#define CSR_SYSCTRL_CFG_SC_SLLC_CLK_ST_REG                  (CSR_SYSCTRL_CFG_BASE + 0x5400) /* SC_SLLC_CLK_ST表示SLLC的当前时钟状态 */
#define CSR_SYSCTRL_CFG_SC_SIOE_RX_CLK_ST_REG               (CSR_SYSCTRL_CFG_BASE + 0x5408) /* SC_sioe_RX_CLK_ST表示sioe_RX的当前时钟状态 */
#define CSR_SYSCTRL_CFG_SC_SIOE_CLK_ST_REG                  (CSR_SYSCTRL_CFG_BASE + 0x5410) /* SC_SIOE_CLK_ST表示SLLC的当前时钟状态 */
#define CSR_SYSCTRL_CFG_SC_SIOE_TX_CLK_ST_REG               (CSR_SYSCTRL_CFG_BASE + 0x5418) /* SC_SIOE_TX_CLK_ST表示SLLC的当前时钟状态 */
#define CSR_SYSCTRL_CFG_SC_PROBE_CLK_ST_REG                 (CSR_SYSCTRL_CFG_BASE + 0x5480) /* PROBE时钟状态寄存器 */
#define CSR_SYSCTRL_CFG_SC_REF_CLK_ST_REG                   (CSR_SYSCTRL_CFG_BASE + 0x5600) /* SC_REF_CLK_ST表示CDIE_CRG内ref_clk的时钟状态。 */
#define CSR_SYSCTRL_CFG_SC_GPIO_CLK_ST_REG                  (CSR_SYSCTRL_CFG_BASE + 0x5608) /* SC_GPIO_CLK_ST表示CDIE_CRG内gpio_db_clk的时钟状态。 */
#define CSR_SYSCTRL_CFG_SC_DJTAG_CLK_ST_REG                 (CSR_SYSCTRL_CFG_BASE + 0x5618) /* SC_DJTAG_CLK_ST表示DJTAG相关逻辑时钟状态 */
#define CSR_SYSCTRL_CFG_SC_FUNC_MBIST_CLK_ST_REG            (CSR_SYSCTRL_CFG_BASE + 0x5620) /* FUNC_MBIST时钟状态寄存器 */
#define CSR_SYSCTRL_CFG_SC_HPM_CLK_ST_REG                   (CSR_SYSCTRL_CFG_BASE + 0x5628) /* SC_HPM_CLK_ST表示CDIE_CRG内hpm_clk的时钟状态。 */
#define CSR_SYSCTRL_CFG_SC_SYSCNT_CLK_ST_REG                (CSR_SYSCTRL_CFG_BASE + 0x5630) /* SC_SYSCNT_CLK_ST表示CDIE_CRG内syscnt_clk的时钟状态。 */
#define CSR_SYSCTRL_CFG_SC_ULTRASOC_CLK_ST_REG              (CSR_SYSCTRL_CFG_BASE + 0x5640) /* SC_ULTRASOC_CLK_ST表示ULTRASOC的时钟状态。 */
#define CSR_SYSCTRL_CFG_SC_DCBIST_CLK_ST_REG                (CSR_SYSCTRL_CFG_BASE + 0x5650) /* SC_DCBIST_CLK_ST表示DCIP的时钟状态。（Hi1620s禁止使用） */
#define CSR_SYSCTRL_CFG_SC_HHA_MBIST_CLK_ST_REG             (CSR_SYSCTRL_CFG_BASE + 0x5680) /* SC_HHA_MBIST_CLK_ST表示DCIP的时钟状态。（Hi1620s禁止使用） */
#define CSR_SYSCTRL_CFG_SC_DDRC_RESET_ST_REG                (CSR_SYSCTRL_CFG_BASE + 0x5A28) /* SC_DDRC_RESET_ST为CDIE内DDRC软复位状态寄存器 */
#define CSR_SYSCTRL_CFG_SC_DDRC_EXMBIST_RESET_ST_REG        (CSR_SYSCTRL_CFG_BASE + 0x5A30) /* SC_DDRC_EXMBIST_RESET_ST为CDIE内DDRC_EXMBIST软复位状态寄存器 */
#define CSR_SYSCTRL_CFG_SC_HHA_RESET_ST_REG                 (CSR_SYSCTRL_CFG_BASE + 0x5A40) /* SC_HHA_SRST_ST表示HHA逻辑复位状态 */
#define CSR_SYSCTRL_CFG_SC_SLLC_RESET_ST_REG                (CSR_SYSCTRL_CFG_BASE + 0x5B00) /* SC_SLLC_RESET_STAT表示SLLC的当前软复位状态 */
#define CSR_SYSCTRL_CFG_SC_SLLC_SIOE0_RX_RESET_ST_REG       (CSR_SYSCTRL_CFG_BASE + 0x5B10) /* SLLC SIOE0 RX通道软复位状态寄存器 */
#define CSR_SYSCTRL_CFG_SC_SLLC_SIOE1_RX_RESET_ST_REG       (CSR_SYSCTRL_CFG_BASE + 0x5B18) /* SLLC SIOE1 RX通道软复位状态寄存器 */
#define CSR_SYSCTRL_CFG_SC_SLLC_SIOE2_RX_RESET_ST_REG       (CSR_SYSCTRL_CFG_BASE + 0x5B20) /* SLLC SIOE2 RX通道软复位状态寄存器 */
#define CSR_SYSCTRL_CFG_SC_SLLC_SIOE3_RX_RESET_ST_REG       (CSR_SYSCTRL_CFG_BASE + 0x5B28) /* SLLC SIOE3 RX通道软复位状态寄存器 */
#define CSR_SYSCTRL_CFG_SC_SIOE_RESET_ST_REG                (CSR_SYSCTRL_CFG_BASE + 0x5B30) /* SC_SIOE_RESET_STAT表示SIOE的当前软复位状态 */
#define CSR_SYSCTRL_CFG_SC_SIOE_TX_RESET_ST_REG             (CSR_SYSCTRL_CFG_BASE + 0x5B38) /* SC_SIOE_TX_RESET_STAT表示SIOE_TX的当前软复位状态 */
#define CSR_SYSCTRL_CFG_SC_SLLC_SIOE_REGS_RESET_ST_REG      (CSR_SYSCTRL_CFG_BASE + 0x5B40) /* SLLC_SIOE_REGS的当前软复位状态 */
#define CSR_SYSCTRL_CFG_SC_REQ_PHY_REGS_RESET_ST_REG        (CSR_SYSCTRL_CFG_BASE + 0x5B48) /* DDR PHY的当前软复位状态 */
#define CSR_SYSCTRL_CFG_SC_ULTRASOC_REGS_RESET_ST_REG       (CSR_SYSCTRL_CFG_BASE + 0x5B50) /* ULTRASOC的当前软复位状态 */
#define CSR_SYSCTRL_CFG_SC_STATUS_TRESET_ST_REG             (CSR_SYSCTRL_CFG_BASE + 0x5C50) /* STATUS的RST_REQ信号的状态。 */
#define CSR_SYSCTRL_CFG_SC_DCIP_TRESET_ST_REG               (CSR_SYSCTRL_CFG_BASE + 0x5C60) /* DCIP的RST_REQ信号的状态。（Hi1620s禁止使用） */
#define CSR_SYSCTRL_CFG_SC_DJTAG_RESET_ST_REG               (CSR_SYSCTRL_CFG_BASE + 0x5D18) /* SC_DJTAG_SRST_ST表示DJTAG相关逻辑复位状态 */
#define CSR_SYSCTRL_CFG_SC_FUNC_MBIST_RESET_ST_REG          (CSR_SYSCTRL_CFG_BASE + 0x5D20) /* SC_FUNC_MBIST_RESET_ST表示对当前FUNC_MBIST的RST_REQ信号的状态。 */
#define CSR_SYSCTRL_CFG_SC_HPM_RESET_ST_REG                 (CSR_SYSCTRL_CFG_BASE + 0x5D28) /* SC_HPM_SRST_ST表示HPM相关逻辑复位状态 */
#define CSR_SYSCTRL_CFG_SC_SYSCNT_RESET_ST_REG              (CSR_SYSCTRL_CFG_BASE + 0x5D30) /* SC_SYSCNT_SRST_ST表示DJTAG相关逻辑复位状态 */
#define CSR_SYSCTRL_CFG_SC_HHA_MBSIT_RESET_ST_REG           (CSR_SYSCTRL_CFG_BASE + 0x5D80) /* SC_HHA_MBSIT_RESET_ST表示相关逻辑复位状态 */
#define CSR_SYSCTRL_CFG_SC_TSENSOR1_ST_REG                  (CSR_SYSCTRL_CFG_BASE + 0x60D0) /* tsensor系统状态寄存器。 */
#define CSR_SYSCTRL_CFG_SC_TSENSOR1_TEMP_SAMPLE_AVERAGE_REG (CSR_SYSCTRL_CFG_BASE + 0x60D4) /* 芯片温度采样值 */
#define CSR_SYSCTRL_CFG_SC_DCIP_ST1_REG                     (CSR_SYSCTRL_CFG_BASE + 0x60E0) /* DCIP状态寄存器1（Hi1620s禁止使用） */
#define CSR_SYSCTRL_CFG_SC_DCIP_ST2_REG                     (CSR_SYSCTRL_CFG_BASE + 0x60E4) /* DCIP状态寄存器2（Hi1620s禁止使用） */
#define CSR_SYSCTRL_CFG_SC_MBIST_CPUI_DATAOUT_REG           (CSR_SYSCTRL_CFG_BASE + 0x7500) /* DFT MBIST模式下读数据寄存器 */
#define CSR_SYSCTRL_CFG_SC_PLL_INT_STATUS_REG               (CSR_SYSCTRL_CFG_BASE + 0x8000) /* PLL中断状态寄存器 */
#define CSR_SYSCTRL_CFG_SC_DJTAG_INT_STATUS_REG             (CSR_SYSCTRL_CFG_BASE + 0x8008) /* DJTAG中断状态寄存器 */
#define CSR_SYSCTRL_CFG_SC_TSENSOR_INT_STATUS_REG           (CSR_SYSCTRL_CFG_BASE + 0x8010) /* TSENSOR中断状态寄存器 */
#define CSR_SYSCTRL_CFG_SC_XTAL_ST_REG                      (CSR_SYSCTRL_CFG_BASE + 0x8104)
#define CSR_SYSCTRL_CFG_SC_CNT_ST_REG                       (CSR_SYSCTRL_CFG_BASE + 0x8108)
#define CSR_SYSCTRL_CFG_SC_ITIR0_TEST_REG                   (CSR_SYSCTRL_CFG_BASE + 0x810C)
#define CSR_SYSCTRL_CFG_SC_ITOR_TEST_REG                    (CSR_SYSCTRL_CFG_BASE + 0x8110)
#define CSR_SYSCTRL_CFG_SC_CNT_DATA_REG                     (CSR_SYSCTRL_CFG_BASE + 0x8114) /* PLL切换COUNTER的值状态寄存器 */
#define CSR_SYSCTRL_CFG_SC_AXI_ACC_ST_REG                   (CSR_SYSCTRL_CFG_BASE + 0x8504)
#define CSR_SYSCTRL_CFG_SC_DJTAG_SEC_ACC_EN_REG             (CSR_SYSCTRL_CFG_BASE + 0xD800) /* DJTAG访问各模块内安全世界寄存器的安全访问控制使能。（注意：1，此寄存器空间必须是安全访问才能成功。） */
#define CSR_SYSCTRL_CFG_SC_DJTAG_MSTR_ADDR_REG              (CSR_SYSCTRL_CFG_BASE + 0xD810) /* SC_DJTAG_MSTR_ADDR为DJTAG Master配置访问模块的偏移地址寄存器 */
#define CSR_SYSCTRL_CFG_SC_DJTAG_MSTR_DATA_REG              (CSR_SYSCTRL_CFG_BASE + 0xD814) /* SC_DJTAG_MSTR_DATA为DJTAG Master的写数据 */
#define CSR_SYSCTRL_CFG_SC_DJTAG_MSTR_CFG_REG               (CSR_SYSCTRL_CFG_BASE + 0xD818) /* SC_DJTAG_MSTR_CFG为DJTAG Master的配置寄存器 */
#define CSR_SYSCTRL_CFG_SC_DJTAG_MSTR_START_EN_REG          (CSR_SYSCTRL_CFG_BASE + 0xD81C) /* SC_DJTAG_MSTR_START_EN为DJTAG Master访问chain链的start使能 */
#define CSR_SYSCTRL_CFG_SC_DJTAG_MSTR_PIPE_CFG_REG          (CSR_SYSCTRL_CFG_BASE + 0xD820) /* DJTAG_MSTR PIPELINE配置寄存器 */
#define CSR_SYSCTRL_CFG_SC_DJTAG_TMOUT_REG                  (CSR_SYSCTRL_CFG_BASE + 0xD840) /* SC_DJTAG_TMOUT为IDIE中DJTAG Master的状态机超时阈值 */
#define CSR_SYSCTRL_CFG_SC_DJTAG_SEC_MODE_REG               (CSR_SYSCTRL_CFG_BASE + 0xD844) /* DJTAG安全访问模式寄存器。 */
#define CSR_SYSCTRL_CFG_SC_AXI_MSTR_SEC_ACC_EN_REG          (CSR_SYSCTRL_CFG_BASE + 0xDA00) /* sysctrl内AXI Master访问DDR安全地址空间的安全访问控制使能。（注意：1，此寄存器空间必须是安全访问才能成功。） */
#define CSR_SYSCTRL_CFG_SC_AXI_MSTR_USER_REG                (CSR_SYSCTRL_CFG_BASE + 0xDA04) /* SC_AXI_MSTR_USER表示SYS_CTRL内AXI Master的虚拟机ID */
#define CSR_SYSCTRL_CFG_SC_AXI_MSTR_DATA0_REG               (CSR_SYSCTRL_CFG_BASE + 0xDA08) /* SC_AXI_MSTR_DATA0为SYS_CTRL内AXI Master的访问数据bit[31:0] */
#define CSR_SYSCTRL_CFG_SC_AXI_MSTR_DATA1_REG               (CSR_SYSCTRL_CFG_BASE + 0xDA0C) /* SC_AXI_MSTR_DATA1为SYS_CTRL内AXI Master的访问数据bit[63:32] */
#define CSR_SYSCTRL_CFG_SC_AXI_MSTR_DATA2_REG               (CSR_SYSCTRL_CFG_BASE + 0xDA10) /* SC_AXI_MSTR_DATA2为SYS_CTRL内AXI Master的访问数据bit[95:64] */
#define CSR_SYSCTRL_CFG_SC_AXI_MSTR_DATA3_REG               (CSR_SYSCTRL_CFG_BASE + 0xDA14) /* SC_AXI_MSTR_DATA3为SYS_CTRL内AXI Master的访问数据bit[127:96] */
#define CSR_SYSCTRL_CFG_SC_AXI_MSTR_WR_USER_REG             (CSR_SYSCTRL_CFG_BASE + 0xDA18) /* SC_AXI_MSTR_WR_USER为SYS_CTRL内AXI Master读写使能 */
#define CSR_SYSCTRL_CFG_SC_AXI_MSTR_ADDR0_REG               (CSR_SYSCTRL_CFG_BASE + 0xDA1C) /* SC_AXI_MSTR_ADDR0为SYS_CTRL内AXI Master的访问地址bit[31:0] */
#define CSR_SYSCTRL_CFG_SC_AXI_MSTR_ADDR1_REG               (CSR_SYSCTRL_CFG_BASE + 0xDA20) /* SC_AXI_MSTR_ADDR1为SYS_CTRL内AXI Master的访问地址bit[63:32] */
#define CSR_SYSCTRL_CFG_SC_AXI_MSTR_START_EN_REG            (CSR_SYSCTRL_CFG_BASE + 0xDA24) /* SC_AXI_MSTR_START_EN表示SYS_CTRL内AXI Master的start使能 */
#define CSR_SYSCTRL_CFG_SC_EFUSE_SECURE_INFO_REG            (CSR_SYSCTRL_CFG_BASE + 0xE050) /* EFUSE中的安全访问查询 */
#define CSR_SYSCTRL_CFG_SC_BOOT_INFO_REG                    (CSR_SYSCTRL_CFG_BASE + 0xE088) /* SC_BOOT_CTRL_CFG_ST表示CPU启动控制信号经过配置后最终状态 */
#define CSR_SYSCTRL_CFG_SC_PAD_INFO_REG                     (CSR_SYSCTRL_CFG_BASE + 0xE08C) /* 板级过来的PAD信息 */
#define CSR_SYSCTRL_CFG_SC_LAST_RST_STATUS_REG              (CSR_SYSCTRL_CFG_BASE + 0xE090) /* SC_LAST_RST_STATUS表示芯片最后一次复位的复位状态 */
#define CSR_SYSCTRL_CFG_SC_BOARD_CFG_INFO_REG               (CSR_SYSCTRL_CFG_BASE + 0xE094) /* 单板配置信息状态寄存器 */
#define CSR_SYSCTRL_CFG_SC_EFUSE_HARD_REPAIR_DONE_REG       (CSR_SYSCTRL_CFG_BASE + 0xE098) /* EFUSE的hard_repair_done查询 */
#define CSR_SYSCTRL_CFG_SC_JTAG_AUTH_RESULT_REG             (CSR_SYSCTRL_CFG_BASE + 0xE100) /* 鉴权结果寄存器 */
#define CSR_SYSCTRL_CFG_SYSCTRL_CFG_VERSION0_REG            (CSR_SYSCTRL_CFG_BASE + 0xE0A0) /* VERSION寄存器0 */
#define CSR_SYSCTRL_CFG_SYSCTRL_CFG_MAGIC_WORD_REG          (CSR_SYSCTRL_CFG_BASE + 0xE0A4) /* SYSCTRL_CFG 版本号锁定寄存器 */
#define CSR_SYSCTRL_CFG_SYSCTRL_CFG_ECO_CFG0_REG            (CSR_SYSCTRL_CFG_BASE + 0xE0A8) /* 用于ECO的冗余配置寄存器0 */
#define CSR_SYSCTRL_CFG_SYSCTRL_CFG_ECO_CFG1_REG            (CSR_SYSCTRL_CFG_BASE + 0xE0AC) /* 用于ECO的冗余配置寄存器1 */
#define CSR_SYSCTRL_CFG_SYSCTRL_CFG_ECO_CFG2_REG            (CSR_SYSCTRL_CFG_BASE + 0xE0B0) /* 用于ECO的冗余配置寄存器2 */
#define CSR_SYSCTRL_CFG_SYSCTRL_CFG_ECO_CFG3_REG            (CSR_SYSCTRL_CFG_BASE + 0xE0B4) /* 用于ECO的冗余配置寄存器3 */
#define CSR_SYSCTRL_CFG_SC_DJTAG_RD_DATA0_REG               (CSR_SYSCTRL_CFG_BASE + 0xE800) /* DJTAG扫描链上第一个模块读数据寄存器 */
#define CSR_SYSCTRL_CFG_SC_DJTAG_RD_DATA1_REG               (CSR_SYSCTRL_CFG_BASE + 0xE804) /* DJTAG扫描链上第二个模块读数据寄存器 */
#define CSR_SYSCTRL_CFG_SC_DJTAG_RD_DATA2_REG               (CSR_SYSCTRL_CFG_BASE + 0xE808) /* DJTAG扫描链上第三个模块读数据寄存器 */
#define CSR_SYSCTRL_CFG_SC_DJTAG_RD_DATA3_REG               (CSR_SYSCTRL_CFG_BASE + 0xE80C) /* DJTAG扫描链上第四个模块读数据寄存器 */
#define CSR_SYSCTRL_CFG_SC_DJTAG_RD_DATA4_REG               (CSR_SYSCTRL_CFG_BASE + 0xE810) /* DJTAG扫描链上第五个模块读数据寄存器 */
#define CSR_SYSCTRL_CFG_SC_DJTAG_RD_DATA5_REG               (CSR_SYSCTRL_CFG_BASE + 0xE814) /* DJTAG扫描链上第六个模块读数据寄存器 */
#define CSR_SYSCTRL_CFG_SC_DJTAG_RD_DATA6_REG               (CSR_SYSCTRL_CFG_BASE + 0xE818) /* DJTAG扫描链上第七个模块读数据寄存器 */
#define CSR_SYSCTRL_CFG_SC_DJTAG_RD_DATA7_REG               (CSR_SYSCTRL_CFG_BASE + 0xE81C) /* DJTAG扫描链上第八个模块读数据寄存器 */
#define CSR_SYSCTRL_CFG_SC_DJTAG_RD_DATA8_REG               (CSR_SYSCTRL_CFG_BASE + 0xE820) /* DJTAG扫描链上第九个模块读数据寄存器 */
#define CSR_SYSCTRL_CFG_SC_DJTAG_RD_DATA9_REG               (CSR_SYSCTRL_CFG_BASE + 0xE824) /* DJTAG扫描链上第十个模块读数据寄存器 */
#define CSR_SYSCTRL_CFG_SC_DJTAG_OP_ST_REG                  (CSR_SYSCTRL_CFG_BASE + 0xE828) /* DJTAG访问状态寄存器 */
#define CSR_SYSCTRL_CFG_SC_AXI_RD_DATA0_REG                 (CSR_SYSCTRL_CFG_BASE + 0xEA00) /* AXI访问DDR的读数据寄存器 */
#define CSR_SYSCTRL_CFG_SC_AXI_RD_DATA1_REG                 (CSR_SYSCTRL_CFG_BASE + 0xEA04) /* AXI访问DDR的读数据寄存器 */
#define CSR_SYSCTRL_CFG_SC_AXI_RD_DATA2_REG                 (CSR_SYSCTRL_CFG_BASE + 0xEA08) /* AXI访问DDR的读数据寄存器 */
#define CSR_SYSCTRL_CFG_SC_AXI_RD_DATA3_REG                 (CSR_SYSCTRL_CFG_BASE + 0xEA0C) /* AXI访问DDR的读数据寄存器 */
#define CSR_SYSCTRL_CFG_SC_AXI_MSTR_ST_REG                  (CSR_SYSCTRL_CFG_BASE + 0xEA10) /* AXI访问DDR返回状态寄存器 */
#define CSR_SYSCTRL_CFG_SC_NORESET_0_REG                    (CSR_SYSCTRL_CFG_BASE + 0xF000) /* 安全启动记录寄存器0（寄存器无复位端）。 */
#define CSR_SYSCTRL_CFG_SC_NORESET_1_REG                    (CSR_SYSCTRL_CFG_BASE + 0xF004) /* 安全启动记录寄存器1（寄存器无复位端）。 */
#define CSR_SYSCTRL_CFG_SC_NORESET_2_REG                    (CSR_SYSCTRL_CFG_BASE + 0xF008) /* 安全启动记录寄存器2（寄存器无复位端）。 */
#define CSR_SYSCTRL_CFG_SC_NORESET_3_REG                    (CSR_SYSCTRL_CFG_BASE + 0xF00C) /* 安全启动记录寄存器3（寄存器无复位端）。 */
#define CSR_SYSCTRL_CFG_SC_NORESET_4_REG                    (CSR_SYSCTRL_CFG_BASE + 0xF010) /* 安全启动记录寄存器4（寄存器无复位端）。 */
#define CSR_SYSCTRL_CFG_SC_NORESET_5_REG                    (CSR_SYSCTRL_CFG_BASE + 0xF014) /* 安全启动记录寄存器5（寄存器无复位端）。 */
#define CSR_SYSCTRL_CFG_SC_NORESET_6_REG                    (CSR_SYSCTRL_CFG_BASE + 0xF018) /* 安全启动记录寄存器6（寄存器无复位端）。 */
#define CSR_SYSCTRL_CFG_SC_NORESET_7_REG                    (CSR_SYSCTRL_CFG_BASE + 0xF01C) /* 无复位端寄存器7 */
#define CSR_SYSCTRL_CFG_SC_NORESET_8_REG                    (CSR_SYSCTRL_CFG_BASE + 0xF020) /* 无复位端寄存器8 */
#define CSR_SYSCTRL_CFG_SC_NORESET_9_REG                    (CSR_SYSCTRL_CFG_BASE + 0xF024) /* 无复位端寄存器9 */
#define CSR_SYSCTRL_CFG_SC_NORESET_10_REG                   (CSR_SYSCTRL_CFG_BASE + 0xF028) /* 无复位端寄存器10 */
#define CSR_SYSCTRL_CFG_SC_NORESET_11_REG                   (CSR_SYSCTRL_CFG_BASE + 0xF02C) /* 无复位端寄存器11 */
#define CSR_SYSCTRL_CFG_SC_NORESET_12_REG                   (CSR_SYSCTRL_CFG_BASE + 0xF030) /* 无复位端寄存器12 */
#define CSR_SYSCTRL_CFG_SC_NORESET_13_REG                   (CSR_SYSCTRL_CFG_BASE + 0xF034) /* 无复位端寄存器13 */
#define CSR_SYSCTRL_CFG_SC_NORESET_14_REG                   (CSR_SYSCTRL_CFG_BASE + 0xF038) /* 无复位端寄存器14 */
#define CSR_SYSCTRL_CFG_SC_NORESET_15_REG                   (CSR_SYSCTRL_CFG_BASE + 0xF03C) /* 无复位端寄存器15 */
#define CSR_SYSCTRL_CFG_SC_SYSCTRL_LOCK_REG                 (CSR_SYSCTRL_CFG_BASE + 0xF100) /* 系统控制器锁定寄存器。（注意：1，此寄存器空间必须是安全访问才能成功） */
#define CSR_SYSCTRL_CFG_SC_SYSCTRL_UNLOCK_REG               (CSR_SYSCTRL_CFG_BASE + 0xF110) /* 系统控制器解锁寄存器。（注意：1，此寄存器空间必须是安全访问才能成功） */
#define CSR_SYSCTRL_CFG_SC_PROBE_MUX_SEL_REG                (CSR_SYSCTRL_CFG_BASE + 0xF200) /* PROBE分组选择 */
#define CSR_SYSCTRL_CFG_SC_ECO_RSV0_REG                     (CSR_SYSCTRL_CFG_BASE + 0xFF00) /* ECO 寄存器0 */
#define CSR_SYSCTRL_CFG_SC_ECO_RSV1_REG                     (CSR_SYSCTRL_CFG_BASE + 0xFF04) /* ECO 寄存器1 */
#define CSR_SYSCTRL_CFG_SC_ECO_RSV2_REG                     (CSR_SYSCTRL_CFG_BASE + 0xFF08) /* ECO 寄存器2 */
#define CSR_SYSCTRL_CFG_SC_ECO_RSV3_REG                     (CSR_SYSCTRL_CFG_BASE + 0xFF0C) /* ECO 寄存器3 */
#define CSR_SYSCTRL_CFG_SC_ECO_RSV4_REG                     (CSR_SYSCTRL_CFG_BASE + 0xFF10) /* ECO 寄存器4 */
#define CSR_SYSCTRL_CFG_SC_ECO_RSV5_REG                     (CSR_SYSCTRL_CFG_BASE + 0xFF14) /* ECO 寄存器5 */
#define CSR_SYSCTRL_CFG_SC_MONITOR_TEST0_REG                (CSR_SYSCTRL_CFG_BASE + 0xFFF0) /* 测试寄存器 */
#define CSR_SYSCTRL_CFG_SC_MONITOR_TEST1_REG                (CSR_SYSCTRL_CFG_BASE + 0xFFF4) /* 测试寄存器 */
#define CSR_SYSCTRL_CFG_FPGA_VER_REG                        (CSR_SYSCTRL_CFG_BASE + 0xFFFC) /* FPGA版本寄存器 */

#endif // __HI1823E_REG_OFFSET_H__
